>>1乙です。

前スレ>>937
FinFETが限界なのであってFET自体はもうちょっと（理論的には）いけます。
FinFETは面に対し垂直にソースドレイン(Fin)が立ってゲートをそれが覆うトライゲート構造。
微細化する際はこのFin（正確にはベース層の配線）のピッチを詰めるわけです。
実際にはチャネル分離の限界などがあるのでFin自体を減らしたりもしますが、こうやっていくと駆動能力がガタ落ちになるのでもう無理！になっていると。

で解決方法はまずはゲートオールアラウンド(GAA)FET、中でも今の研究メインはナノシートGAA。
これは垂直に立っていたFinを横に倒したような構造でGAAというように全面をゲートが覆っています。
トライゲートの3に対し4つのゲートを持っておりmサブスレッショルド・リークを抑えられた上に、ナノシートによる幅の拡大で駆動力を上げやすくなります。
後これは縦に積層するので必要なナノシート幅で比較的自由に設計できたりも。