DRAMのデータセルアクセスは遅いのよ
多段のキャッシュ機構やらパイプライン化を意識したデータ参照やらで隠蔽しているけど
生アクセスを待つ事態になったら恐ろしい遅延が発生する