AMD Could Solve Memory Bottlenecks of its MCM CPUs by Disintegrating the Northbridge
https://www.techpowerup.com/249108/amd-could-solve-memory-bottlenecks-of-its-mcm-cpus-by-disintegrating-the-northbridge
前のスレで取り上げた次期AMD EPYC(Rome)の構造の噂
L3は各コンピュートダイごとに32MBありシステムコントローラーダイには512MBのL4とある
前回のにもブロックダイアグラムで書いてあったけど何故か飛ばしてた
出所は退職したエンジニアといういつものパターン
64コアの4ソケットで256C512T,32ch Memory,384PCIe4.0と基地外じみた構成の図も

もしかしたら本当なのかなという気もしてきた