Intel、次世代省電力コア「Tremont」でシングルスレッド性能を改善
https://pc.watch.impress.co.jp/docs/news/1214617.html

Intelの旧Atom系新CPUアーキテクチャー「Tremont」の詳細です。
Goldmont Plusの後継でLakefieldにも使われるとされており、下記の改良によって平均30%を越えるIPC向上を果たしています。

フロントエンドは6-wayデコードとえっと思うような構成になっています。
これは3-wayデコードのデュアル構成で、32KBのL1Iキャッシュより32B/c(16B/c*2?)でフェッチします。
uop(L0)キャッシュは採用しません。
オプションとしてsingle clusterモードというものを持っていて、プロダクトによってはこれを選択するようです。
これは恐らくですが、3-wayデコードでフェッチ幅も減らすことで省電力に振るアプローチです。
分岐予測もCoreクラスのものが奢られている非常にリッチなフロントエンドです。

整数側の実行ポートはALU*3+AGU*2+jump*1+store data*1、リザベーションステーション(RS)*6経由で渡されます。
ベクタ側はSIMD/AES/FMUL*1+SIMD/AES/FADD*1+store data*1、RS*2経由です。
バックエンド側に関してはフロントエンド側に対してプアという印象持ってしまいます。
ALU*3ですしベクタもFMUL*1とFADD*1でやはり低消費電力コアだなと実感します。
最もここを大幅強化するのなら高性能コアを低クロックで回せばいいわけで、なかなか調整が難しいところです。

メモリはDualのload/storeパイプライン、L1Dは32KB、TLBは1024entry。
L2キャッシュは1-4Cでシェアードする形で、1.5から4.5MBまでコンフィグ可能です。
Last level cache(L3)はインクルードと非インクルード共にサポートされます。
低消費電力コアだと分かりやすいのは共有L2な所で、ヘビーなタスクを回し続けると当然ボトルネックになります。
全コアが32B/cでL2からフェッチ出来る帯域を持つのなら別ですが。
L3が非インクルードサポートというのは、Lakefieldで高性能コアやiGPUとの共有行われることではないかと予想します。