96-Core Processor Made of Chiplets
https://spectrum.ieee.org/tech-talk/semiconductors/processors/core-processor-chiplets-isscc-news

フランスの電子情報技術研究所CEA-Letiの96C CPUがISSCC 2020で発表されました。
チップレット6個を3Dスタックすることで96Cとしています。
チップレットはMIPS32v1アーキテクチャーに基づくコアが16C、4Cのクラスタが4つ集積される形となっています。
キャッシュはL1IとL1Dが16KB、L2がクラスタごとに256KB(64KB/1C)、L3がチップレット全体で4MB(1MB*4)となっています。
L3は2chの2Dメッシュで各クラスタに接続され、L3は更に3DスタックされたI/Oインターポーザにも接続されます。
MIPS32v1という事からもわかるように、チップレットはキャッシュで大部分が構成されているようです。
チップレットはSTMicro FD-SOIの22nm、I/Oインターポーザは65nmで製造されます。
チップレットのダイサイズは22mm^2（395Mトランジスタ）、I/Oは200mm^2（15Mトランジスタ）です。

大きめのプロセスと枯れたアーキテクチャを使い総トランジスタ数も大したこと無いので性能はそれほど出るとは思いません。
しかし非常に野心的な設計をしています。
IntelはLakefieldを見るに少し違う方向なのかもしれませんが、AMDはこれを目指しているように思います。