Intel Moving to Chiplets: ‘Client 2.0’ for 7nm
https://www.anandtech.com/show/16021/intel-moving-to-chiplets-client-20-for-7nm
インテルの今後のチップデザインはこうなるみたいなの
モノリシックからIPタイルブロックを組み合わせる形になる
これにより開発期間は3〜4年から1年に短縮しチップバグの数も1/10以下になって再利用も容易になるんだと
インパッケージメモリーの上にタイルをTSVするのが図であげられてる
懸念点も結構丁寧に書いてあっていい記事だと思うわ