AMDのデータセンターイベントの内容をペタり。

3D V-Cacheを搭載したMilan-X、64コアで768MBのL3キャッシュを搭載する。
数値流体力学・有限要素解析・構造解析・電子設計自動化といったワークロードで最大50%向上。
Synopsys VCSでのRTL設計では最大+66%に達する。

CDNA2アーキテクチャーのInstinct MI200、580億トランジスタ・220CU・128GB HBM2eメモリでTSMC 6nm製造。
FP64が47.9TFLOPS・INT8が383TOPS、メモリ帯域3.2TBps。
最初のマルチダイGPUとなりOAMフォームファクターをサポートする。

Zen4 EPYCのコードネームはGenoa、5nmで製造される。
最大96コアでPCIe 5.0・CXL・DDR5メモリがサポートされる。
他にコードネームBergamoも明らかになりZen4cを128コア搭載する。

Milan-Xは特定のワークロードでは相当速くなるみたい。
MicrosoftもMilan-Xを用いたAzure HBv3の結果を出してます。
https://techcommunity.microsoft.com/t5/azure-compute/performance-amp-scalability-of-hbv3-vms-with-milan-x-cpus/ba-p/2939814
Zen4世代EPYCのGenoaとBergamoは以前に出ていた噂通りだけど、BergamoがZen4cというのが目新しい。
Zen4cは大幅な電力効率の向上やキャッシュ階層の高密度化がなされるらしいです。
ソケットや命令セットはZen4もZen4cも同一。
キャッシュ階層の高密度化は3D V-Cacheかと思うんだけど、電力効率の"大幅"向上ってのがなあ。