>>1乙です。
空気も読まずに好きな記事張るw

ISSCC 2022: AMD nennt Details zum 3D V-Cache und Ringbus (Update)
https://www.hardwareluxx.de/index.php/news/hardware/prozessoren/58174-isscc-2022-amd-nennt-details-zum-3d-v-cache-und-ringbus-update.html

ISSCC 2022でやったAMDの3D V-Cache(L3D)とZen3内部リングバスと製造における改善の詳細。
TSVコンタクトはCCD側4MB・L3D側8MB毎に1,024本、8スライス有るので合計8,192本。
リングバスの帯域は2TB/s以上。
TSVによる帯域は1スライス毎に2Tbit/s以上で合計でリングバス帯域と釣り合う。
CCDとL3Dは接続のためにフェイスダウン要はひっくり返されてる。
CCDがIODと同じ高さになるようにパッシブシリコンが接着される。
他の製造における改善なども面白いけど面倒だから記事読んで。（ヲィ

Zen3が元からL3Dありきで設計されていたのがよく分かる。
つまり現在出回っているZen3は簡略版でL3D搭載こそが真の姿と言っても過言ではない。（過言だよ