そもそもFPGAで試作品作ってからASICとかの流れが一般的でござる