RISC型CPUについて

NGNG
タイトル嘘！バーか、それろり
バナー作ってやるからあプロだおしえれ！
NGNG
こっちでやれ。
http://pc.2ch.net/test/read.cgi/unix/998764242/
NGNG
>>2
わかった、今からRISC MPUについて語る
削除依頼出さないで ﾟ・（ﾉД｀）・ﾟ・。
NGNG
　　　　　 ||,...
　　　　　　 　/;;;(*｡;-｡)>>2
　 　　 　 　　/.:;∪∨∨
　 　 　 　 　（/┃J
　 　 　 　　 　┃
　 @　　
∧＿∧ ┃　　 ／￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣
　　 （　・∀・）┃　＜　age
　　 （　　　 　⊃　　 ＼＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿
　　 │ │ │ ┃
　　 （＿_）＿）
NetBSD hitati SH4/DC(小さいし動かん,配布が中止されとるみたい)
http://www.dcemulation.com/soft-netbsd.htm
Linux SH4/DC 10MB ver と ２００MB がある
メモリのマウントでvi,gccがつかえる
http://www.m17n.org/linux-sh/index.ja.html
NGNG
ずれためんご
sh4 for win コンパイラ 赤帽マンセー！！
* http://sources.redhat.com/ecos/tools/win-sh-elf.html
んじゃ！！
NGNG
SH4がRISCなのかと小一時間略
NGNG
取説にそうかいてあるからそれでいいのだ
http://www.hitachisemiconductor.com/sic/jsp/japan/jpn/PRODUCTS/MPUMCU/32BIT/
NGNG
インテル造語、CRISCはどこいった？
NGNG
>>1-3
ワラタ
NGNG
http://pc.2ch.net/test/read.cgi/unix/998764242/
NGNG
いまどきCISC RISCもねーだろ
NGNG
UNIX番ｷﾀ━━━━━━(ﾟ∀ﾟ)━━━━━━━!!!!
12ｷﾀ━━━( ´∀`)･ω･) ﾟДﾟ)･∀･)￣ｰ￣)´_ゝ`)━━━!!!!
OOPｷﾀｷﾀｷﾀｷﾀ━━━(ﾟ∀ﾟ≡(ﾟ∀ﾟ≡ﾟ∀ﾟ)≡ﾟ∀ﾟ)━━━━!!!!!!!!!!
日下部ーｷﾀ─wwﾍ√ﾚvv~(ﾟ∀ﾟ)─wwﾍ√ﾚvv~─!!!
糞擦れｷﾀ━━━( ´∀`)･ω･) ﾟДﾟ)･∀･)￣ー￣)´_ゝ`)━━━!!!!
身らのｷﾀ━━━(ﾟ∀ﾟ)━( ﾟ∀)━( 　ﾟ)━(　　)━(　　)━(ﾟ 　)━(∀ﾟ )━(ﾟ∀ﾟ)━━━!!!!!
大陸帰化━━━< `Д´>━< `Д>━< `>━<　　 >━( ` )>━(∀`)>━<(´∀` )>━━━!!!!!
飛行機ｷﾀ━ε(ﾟ∀ﾟ)з━(εﾟ∀)━(εﾟ)━ε( 　)з━(ﾟ з)━(∀ﾟ з)━ε(ﾟ∀ﾟ)з━!!!!!
iso9660ｷ.…(-＿-)ｷ(＿- )ｷ!(-　　)ｷｯ!(　　　)ｷﾀ(.　　ﾟ)ｷﾀ!(　ﾟ∀)ｷﾀ!!( ﾟ∀ﾟ )ｷﾀ━━━
　　　　　 　　 。　　 。
　　　　 　　　　＼　/
dat落ちｷﾀ━---------( ∀ )━━━━━━!!!!
13Vacker
垢版 |
NGNG
なぁ、Pentium4のハイパースレッドの話だが、一つのマイクロプロセッサで
2つのスレッドが動くとか、Pentium4には出荷時に回路が入ってて・・とか、
1CPUなのに2CPUだとか言う話になってるけど、なんかチョット違うよな・・・
って思てた奴いる？
NGNG
>>13 烈しく同意
いったいに何に使うんじゃ？メモリ空間をファンクションコードレジスタ
見たいなんで沸けるんか？
NGNG
>>14
意味不明
スレッドレベルならアドレス空間をわけんでもいいだろ
ファンクションコードレジスタでどうやってわけるんだ
16Vacker
垢版 |
NGNG
いや、元々ハイパースレッドっていうのはスーパースカラのパイプラインを
ブン回すための一つの方法だよな。Crusorはそれを動的Compilerで
行おうとして、Intelはハイパースレッドで行おうというわけでしょ？
NGNG
68kのころに似たようなのがあったな。FCレジスタで
メモリを分割してプロテクションするっての。オーバ/アンダ風呂攻撃には絶大だわな。
でハイパースレッドってさー、一つのCPUで同時に2つ以上のOSが回せるって
ほんま？
18名無しさん＠お腹いっぱい。
垢版 |
NGNG
もう、RISCもCISCもない。適材適所。

議論自体がもう意味がなくなった存在。むしろ、やりたいこと
できんの？って研究者の方に怒られました。
NGNG
んー。アセンブリやコンパイラ技術レベルでは区別の意味おおありだと思うけどね。

とりあえずGCCはi386以外、特にRISC系archではまだまだへぼい。
NGNG
>>19
> とりあえずGCCはi386以外、特にRISC系archではまだまだへぼい。

それは RISC/CISC 関係あるの?
NGNG
>>17 バスって1本 ?
221
垢版 |
NGNG
保守
23名無しさん＠お腹いっぱい
垢版 |
NGNG
P4のハイパースレッドは、ALUを時分割（というか交互？）して使って
トランジスタ当たりのCPI (clock per instruction)を向上させるのだと
理解している。この方式は遠くはAppoloのPRISMアーキテクチャで実装
されていたと思う。
P4の場合にはスレッドというよりはALUが共用されたCPUが物理的に２個あ
るように見えるので、本当に２CPUのマルチプロセッサとして動作する（
と理解している）。間違っていたら乞指摘。
NGNG
CとIが逆とちゃうの?
NGNG
>>24
検索しる。若者よ。
NGNG
>>25 した。
逆数なんだから同じものだし、「向上」っていうと数字が増えた方がピンとくるなあ、と思った次第で。
計算機科学的にはCPIの方が由緒正しい用語っぽいですか?
2725
垢版 |
NGNG
>>26
単に1を境に主流が入れ替わっただけと感じてる。
昔の世界ではIPC 0.25よりCPI 4の方が直感的だったわけで。
2824=26
垢版 |
NGNG
>>27 なるほど!
歴史を肌で感じていないと出てこないお言葉です。
自分が若者だということがわかりました。ヽ(´▽｀)ﾉ
2923
垢版 |
NGNG
ご指摘のとおり、　CPIを低減させる　という表現のほうが正しいですね。
CPIは少ないほど良いです。すみません。　（RISCのCPI戦争は10年昔の
話だから、ボケちゃったよ）
30しろうと
垢版 |
NGNG
お前ら何しゃべってんのかわかんねーけど、
なんかカコイイぞ！！
NGNG
>>30
お勧めできない。
32名無しさん＠お腹いっぱい。
垢版 |
NGNG
RISC型CPUは、リスクを伴なう。
NGNG
　　　　　　　　　　　　　　　　　　　　　　　　丶　l　/
　　　　　こんなのイヤ〜っ！！　　　　　　　>>32
.　　　　　　　　　　　　　　　　　　　　　　　　／/ l　ヽ
　　　　　　　　　　　　　　　　　　　　　　　　 /　 l　　）
　　　　　　　　　　　　　　　　　　　　　　 ／　　ﾉ
　　　　　　　　　　　　　　　　　　　　 W∠　 ／
　　　　　　　　　　　　　 _　-‐-､　 (⌒) く
　　　　　　　　　　__ - ~　 -‐-　ヽ/ /
　　　　　,. -‐　~　　 　 丿ノハ ）） /
　　　　（　（ (　／　 | | (＞)(＜)|／
　　　　　　（ 　　__(⌒)ﾞ､⊂つ／ヾ､
　　　　　　／`|＼ ／ヽ､| ヾヽヾ　)ﾉ
　　　　　　~｢ /＼＿＿|　　　)ﾉ
　　 　 　 　 |/　/　 /
NGNG
RISCの敗因、CISCの勝因
http://www.atmarkit.co.jp/fsys/zunouhoudan/027zunou/end_of_risc.html
35名無しさん＠お腹いっぱい。
垢版 |
NGNG
いとしの林檎ちゃんを射止めるのは、RISC、CISCどっちかな？
NGNG
>34
x86 は内部は RISC みたいなもんでしょ？
NGNG
これからはなんでもありのMISCの時代です。
38Be名無しさん
垢版 |
NGNG
>>13
ハイパースレッド≠ダイ内マルチプロセッサ
でOK?
NGNG
>>32,>>36
ワロタ。
40名無しさん＠お腹いっぱい。
垢版 |
NGNG
お好みのCPUは何?
NGNG
>>40
漏れは PowerPC ダイチュッキ♪
NGNG
>>38
ダイ内TSSと考えた方がよい

>>40
68030
NGNG
間違えた。
ワラタのは >>36 じゃなくて >>37 ですた・・・。
NGNG
>>40
RISCじゃ無いけど、H8。
なぜか目の前に転がってるので、遊んでます。

NGNG
>>34
「x86, RISCの勝因、(x86以外の)CISCの敗因」だな。
特に鋭いことは言ってない。
NGNG
テスト
47名無しさん＠お腹いっぱい。
垢版 |
NGNG
固定命令長のRISC型CPUの方がCISC型にくらべて
２倍ぐらい実行速度が速いって認識でいいの？
そいで完全CISC型CPUは現場にはもう存在してないと、、
48名無しさん＠お腹いっぱい。
垢版 |
NGNG
>>45
なんか日経なんとかの丸写しっぽいね。5点。
4948
垢版 |
NGNG
ごめん、間違った。「DOS/Vマガジンあたりにありそうな
薄っぺらな記事」だった。
50名無しさん＠お腹いっぱい。
垢版 |
NGNG
>>44
擦るな！
NGNG
> x86 は内部は RISC みたいなもんでしょ？

この話はよく出てくるけど、具体的な内部構造とか、X86 命令がどう内部的に
処理されてるかがわかりやすく書いてあるとこはないのかな？

レジスタが足りないせいで、やたらとメモリにアクセスする X86 命令を内部の
レジスタアクセスに置き換えていてステートが必要なときに初めてキャッシュにかく
みたいな事をやってるんだろうか？それとも、その辺は高いクロックとでかい
キャッシュで吸収ってことになってるんだろうか？

その内部に持ってる RISC を直接使えるようにしてくれれば、RISC でないと
できないようなオプティマイズの恩恵も受けられそうな気がするんだけど
そういうのは無理なのかな？それで Itanium のように X86 命令も実行
できるようにしておいて、直せるところから RISC ベースのコードにかえて
いけば OS, アプリももっと速くなると思うんだが... (Big Endian で)
それとも X86 命令をデコードして実行する内部回路はそんな必要もないほど
速いのかな？
52名無しさん＠お腹いっぱい。
垢版 |
NGNG
内部の RISC 化で何とかしようとしたけど X86 アーキテクチャが足を引っ張って
パイプラインや実行ユニットの利用効率が低いからハイパースレッティングで
他のものを走らせる余地があるってことか... 幸いレジスタコンテキストは小さいので
複数のものを切り替えるのもオーバーヘッドがちいさいと。
NGNG
>>51
Itanium の X86 命令は後方互換性のためだけにあるんじゃ？
同じように持ってるPA-RISC の命令セットもそう。
Itanium では実用に程遠いほど遅いって聞いたぞ。
McKinley ではどうだろう。使ってみたヤシはいないのか？
5451
垢版 |
NGNG
> Itanium の X86 命令は後方互換性のためだけにあるんじゃ？

それはそう。仕組みはよくわからんが、Pen* ほどはこってないのかも。
こっても意味ないし。486 とかの回路が入ってたりして。遅いって、
どの程度おそいんだろ？

Itanium は PA-RISC の命令も持っていると思ってたけど、そうではなくて、
PA-RISC のコードはソフトウェア変換で実行してる。IA64 HP-UX だと、
これはインタープリタとトランスレータの2段がまえで最初のうちはインタープリタ
で動かして、統計をとってよく呼ばれる部分は（オプティマイズをかけて）IA64 の
命令に変換してる。このオプティマイズのときに Itanium 特有のオプティマイズの
恩恵もうけられる。Java の HotSpot によく似てる。PA-RISC 版の Java を
動かすと HotSpot で byte code -> PA-RISC 変換をやって動くことになる
けど、その自体が PA -> IA64　インタープリタ、トランスレータの上で動くと
いうややこしいことになる。さすがに native な IA64 コードにはかなわないが、
その数分の１程度の実行速度は出るらしい。X 周りとか、PA のままの
プログラムも残ってるけど、気になるほど遅いということはない。

Itanium2 は実行ユニットの追加、パイプライン、メモリ、キャッシュ周りの
改良が効いたのか、ベンチマークではいい数字出してるみたい。
5551
垢版 |
NGNG
ま、思ったのは x86 命令を変換実行して、他のプロセッサにもパフォーマンスで
負けない Pentium* の内部 RISC を直接動かせれば足かせがなくなって最速
プロセッサってことにならないかなということ。 その内部 RISC ってのも x86
アーキテクチャに依存していてとても汎用プロセッサにはできないってところかな？
56名無しさん＠お腹いっぱい。
垢版 |
NGNG
レジスタリネーミングやアウトオブオーダーというのをご存知ですか?
NGNG
P4は内部に128本の汎用レジスタを持ち、これをリネーミングして使う
ことで、メモリアクセス回数を減らしています。
P6のときは内部32本でした。
58名無しさん＠お腹いっぱい
垢版 |
NGNG
レジスタリネーミングはパイプラインのハザードを低減させる技術であって、
メモリアクセス回数を減らす技術はキャッシュとかライトバッファと思うが
如何。
新着レスの表示
レスを投稿する

5ちゃんねるの広告が気に入らない場合は、こちらをクリックしてください。
ニューススポーツなんでも実況