RISC型CPUについて

[1 008.espresso NG NG]

タイトル嘘！バーか、それろり
バナー作ってやるからあプロだおしえれ！

[2 名無しさん＠お腹いっぱい。 NG NG]

こっちでやれ。
http://pc.2ch.net/test/read.cgi/unix/998764242/

[3 008.espresso NG NG]

>>2
わかった、今からRISC MPUについて語る
削除依頼出さないで ﾟ・（ﾉД｀）・ﾟ・。

[4 008.espresso NG NG]

　　　　　 ||,...
　　　　　　 　/;;;(*｡;-｡)>>2
　 　　 　 　　/.:;∪∨∨
　 　 　 　 　（/┃J
　 　 　 　　 　┃
　 @　　
∧＿∧ ┃　　 ／￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣
　　 （　・∀・）┃　＜　age
　　 （　　　 　⊃　　 ＼＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿
　　 │ │ │ ┃
　　 （＿_）＿）
NetBSD hitati SH4/DC(小さいし動かん,配布が中止されとるみたい)
http://www.dcemulation.com/soft-netbsd.htm
Linux SH4/DC 10MB ver と ２００MB がある
メモリのマウントでvi,gccがつかえる
http://www.m17n.org/linux-sh/index.ja.html

[5 008.espresso NG NG]

ずれためんご
sh4 for win コンパイラ 赤帽マンセー！！
* http://sources.redhat.com/ecos/tools/win-sh-elf.html
んじゃ！！

[6 名無しさん＠お腹いっぱい。 NG NG]

SH4がRISCなのかと小一時間略

[7 008.espresso NG NG]

取説にそうかいてあるからそれでいいのだ
http://www.hitachisemiconductor.com/sic/jsp/japan/jpn/PRODUCTS/MPUMCU/32BIT/

[8 名無しさん＠お腹いっぱい。 NG NG]

インテル造語、CRISCはどこいった？

[9 名無しさん＠お腹いっぱい。 NG NG]

>>1-3
ワラタ

[10 続きはこちらで NG NG]

http://pc.2ch.net/test/read.cgi/unix/998764242/

[11 名無しさん＠お腹いっぱい。 NG NG]

いまどきCISC RISCもねーだろ

[12 名無しさん＠お腹いっぱい。 NG NG]

UNIX番ｷﾀ━━━━━━(ﾟ∀ﾟ)━━━━━━━!!!!
12ｷﾀ━━━( ´∀`)･ω･) ﾟДﾟ)･∀･)￣ｰ￣)´_ゝ`)━━━!!!!
OOPｷﾀｷﾀｷﾀｷﾀ━━━(ﾟ∀ﾟ≡(ﾟ∀ﾟ≡ﾟ∀ﾟ)≡ﾟ∀ﾟ)━━━━!!!!!!!!!!
日下部ーｷﾀ─wwﾍ√ﾚvv~(ﾟ∀ﾟ)─wwﾍ√ﾚvv~─!!!
糞擦れｷﾀ━━━( ´∀`)･ω･) ﾟДﾟ)･∀･)￣ー￣)´_ゝ`)━━━!!!!
身らのｷﾀ━━━(ﾟ∀ﾟ)━( ﾟ∀)━( 　ﾟ)━(　　)━(　　)━(ﾟ 　)━(∀ﾟ )━(ﾟ∀ﾟ)━━━!!!!!
大陸帰化━━━< `Д´>━< `Д>━< `>━<　　 >━( ` )>━(∀`)>━<(´∀` )>━━━!!!!!
飛行機ｷﾀ━ε(ﾟ∀ﾟ)з━(εﾟ∀)━(εﾟ)━ε( 　)з━(ﾟ з)━(∀ﾟ з)━ε(ﾟ∀ﾟ)з━!!!!!
iso9660ｷ.…(-＿-)ｷ(＿- )ｷ!(-　　)ｷｯ!(　　　)ｷﾀ(.　　ﾟ)ｷﾀ!(　ﾟ∀)ｷﾀ!!( ﾟ∀ﾟ )ｷﾀ━━━
　　　　　 　　 。　　 。
　　　　 　　　　＼　/
dat落ちｷﾀ━---------( ∀ )━━━━━━!!!!

[13 Vacker NG NG]

なぁ、Pentium4のハイパースレッドの話だが、一つのマイクロプロセッサで
2つのスレッドが動くとか、Pentium4には出荷時に回路が入ってて・・とか、
1CPUなのに2CPUだとか言う話になってるけど、なんかチョット違うよな・・・
って思てた奴いる？

[14 名無しさん＠お腹いっぱい。 NG NG]

>>13 烈しく同意
いったいに何に使うんじゃ？メモリ空間をファンクションコードレジスタ
見たいなんで沸けるんか？

[15 名無しさん＠お腹いっぱい。 NG NG]

>>14
意味不明
スレッドレベルならアドレス空間をわけんでもいいだろ
ファンクションコードレジスタでどうやってわけるんだ

[16 Vacker NG NG]

いや、元々ハイパースレッドっていうのはスーパースカラのパイプラインを
ブン回すための一つの方法だよな。Crusorはそれを動的Compilerで
行おうとして、Intelはハイパースレッドで行おうというわけでしょ？

[17 名無しさん＠お腹いっぱい。 NG NG]

68kのころに似たようなのがあったな。FCレジスタで
メモリを分割してプロテクションするっての。オーバ/アンダ風呂攻撃には絶大だわな。
でハイパースレッドってさー、一つのCPUで同時に2つ以上のOSが回せるって
ほんま？

[18 名無しさん＠お腹いっぱい。 NG NG]

もう、RISCもCISCもない。適材適所。

議論自体がもう意味がなくなった存在。むしろ、やりたいこと
できんの？って研究者の方に怒られました。

[19 名無しさん＠お腹いっぱい。 NG NG]

んー。アセンブリやコンパイラ技術レベルでは区別の意味おおありだと思うけどね。

とりあえずGCCはi386以外、特にRISC系archではまだまだへぼい。

[20 名無しさん＠お腹いっぱい。 NG NG]

>>19
> とりあえずGCCはi386以外、特にRISC系archではまだまだへぼい。

それは RISC/CISC 関係あるの?

[21 Seisei_Yamaguchi NG NG]

>>17 バスって1本 ?

[22 1 NG NG]

保守

[23 名無しさん＠お腹いっぱい NG NG]

P4のハイパースレッドは、ALUを時分割（というか交互？）して使って
トランジスタ当たりのCPI (clock per instruction)を向上させるのだと
理解している。この方式は遠くはAppoloのPRISMアーキテクチャで実装
されていたと思う。
P4の場合にはスレッドというよりはALUが共用されたCPUが物理的に２個あ
るように見えるので、本当に２CPUのマルチプロセッサとして動作する（
と理解している）。間違っていたら乞指摘。

[24 名無しさん＠お腹いっぱい。 NG NG]

CとIが逆とちゃうの?

[25 名無しさん＠お腹いっぱい。 NG NG]

>>24
検索しる。若者よ。

[26 名無しさん＠お腹いっぱい。 NG NG]

>>25 した。
逆数なんだから同じものだし、「向上」っていうと数字が増えた方がピンとくるなあ、と思った次第で。
計算機科学的にはCPIの方が由緒正しい用語っぽいですか?

[27 25 NG NG]

>>26
単に1を境に主流が入れ替わっただけと感じてる。
昔の世界ではIPC 0.25よりCPI 4の方が直感的だったわけで。

[28 24=26 NG NG]

>>27 なるほど!
歴史を肌で感じていないと出てこないお言葉です。
自分が若者だということがわかりました。ヽ(´▽｀)ﾉ

[29 23 NG NG]

ご指摘のとおり、　CPIを低減させる　という表現のほうが正しいですね。
CPIは少ないほど良いです。すみません。　（RISCのCPI戦争は10年昔の
話だから、ボケちゃったよ）

[30 しろうと NG NG]

お前ら何しゃべってんのかわかんねーけど、
なんかカコイイぞ！！

[31 名無しさん＠お腹いっぱい。 NG NG]

>>30
お勧めできない。

[32 名無しさん＠お腹いっぱい。 NG NG]

RISC型CPUは、リスクを伴なう。

[33 名無しさん＠お腹いっぱい。 NG NG]

　　　　　　　　　　　　　　　　　　　　　　　　丶　l　/
　　　　　こんなのイヤ〜っ！！　　　　　　　>>32
.　　　　　　　　　　　　　　　　　　　　　　　　／/ l　ヽ
　　　　　　　　　　　　　　　　　　　　　　　　 /　 l　　）
　　　　　　　　　　　　　　　　　　　　　　 ／　　ﾉ
　　　　　　　　　　　　　　　　　　　　 W∠　 ／
　　　　　　　　　　　　　 _　-‐-､　 (⌒) く
　　　　　　　　　　__ - ~　 -‐-　ヽ/ /
　　　　　,. -‐　~　　 　 丿ノハ ）） /
　　　　（　（ (　／　 | | (＞)(＜)|／
　　　　　　（ 　　__(⌒)ﾞ､⊂つ／ヾ､
　　　　　　／`|＼ ／ヽ､| ヾヽヾ　)ﾉ
　　　　　　~｢ /＼＿＿|　　　)ﾉ
　　 　 　 　 |/　/　 /

[34 名無しさん＠お腹いっぱい。 NG NG]

RISCの敗因、CISCの勝因
http://www.atmarkit.co.jp/fsys/zunouhoudan/027zunou/end_of_risc.html

[35 名無しさん＠お腹いっぱい。 NG NG]

いとしの林檎ちゃんを射止めるのは、RISC、CISCどっちかな？

[36 名無しさん＠お腹いっぱい。 NG NG]

>34
x86 は内部は RISC みたいなもんでしょ？

[37 名無しさん＠お腹いっぱい。 NG NG]

これからはなんでもありのMISCの時代です。

[38 Be名無しさん NG NG]

>>13
ハイパースレッド≠ダイ内マルチプロセッサ
でOK?

[39 New Tech. SITE ◆NtVkSITE NG NG]

>>32,>>36
ワロタ。

[40 名無しさん＠お腹いっぱい。 NG NG]

お好みのCPUは何?

[41 New Tech. SITE ◆NtVkSITE NG NG]

>>40
漏れは PowerPC ダイチュッキ♪

[42 名無しさん＠お腹いっぱい。 NG NG]

>>38
ダイ内TSSと考えた方がよい

>>40
68030

[43 New Tech. SITE ◆NtVkSITE NG NG]

間違えた。
ワラタのは >>36 じゃなくて >>37 ですた・・・。

[44 名無しさん＠お腹いっぱい。 NG NG]

>>40
RISCじゃ無いけど、H8。
なぜか目の前に転がってるので、遊んでます。

[45 名無しさん NG NG]

>>34
「x86, RISCの勝因、(x86以外の)CISCの敗因」だな。
特に鋭いことは言ってない。

[46 名無しさん＠お腹いっぱい。 NG NG]

テスト

[47 名無しさん＠お腹いっぱい。 NG NG]

固定命令長のRISC型CPUの方がCISC型にくらべて
２倍ぐらい実行速度が速いって認識でいいの？
そいで完全CISC型CPUは現場にはもう存在してないと、、

[48 名無しさん＠お腹いっぱい。 NG NG]

>>45
なんか日経なんとかの丸写しっぽいね。5点。

[49 48 NG NG]

ごめん、間違った。「DOS/Vマガジンあたりにありそうな
薄っぺらな記事」だった。

[50 名無しさん＠お腹いっぱい。 NG NG]

>>44
擦るな！

[51 名無しさん＠お腹いっぱい。 NG NG]

> x86 は内部は RISC みたいなもんでしょ？

この話はよく出てくるけど、具体的な内部構造とか、X86 命令がどう内部的に
処理されてるかがわかりやすく書いてあるとこはないのかな？

レジスタが足りないせいで、やたらとメモリにアクセスする X86 命令を内部の
レジスタアクセスに置き換えていてステートが必要なときに初めてキャッシュにかく
みたいな事をやってるんだろうか？それとも、その辺は高いクロックとでかい
キャッシュで吸収ってことになってるんだろうか？

その内部に持ってる RISC を直接使えるようにしてくれれば、RISC でないと
できないようなオプティマイズの恩恵も受けられそうな気がするんだけど
そういうのは無理なのかな？それで Itanium のように X86 命令も実行
できるようにしておいて、直せるところから RISC ベースのコードにかえて
いけば OS, アプリももっと速くなると思うんだが... (Big Endian で)
それとも X86 命令をデコードして実行する内部回路はそんな必要もないほど
速いのかな？

[52 名無しさん＠お腹いっぱい。 NG NG]

内部の RISC 化で何とかしようとしたけど X86 アーキテクチャが足を引っ張って
パイプラインや実行ユニットの利用効率が低いからハイパースレッティングで
他のものを走らせる余地があるってことか... 幸いレジスタコンテキストは小さいので
複数のものを切り替えるのもオーバーヘッドがちいさいと。