PC98エミュの開発、研究、検証スレ [無断転載禁止]©2ch.net

[1 kenjikakera 2016/06/06(月) 01:37:11.50 ID:wSh47Ect]

ここでは、PC98エミュの開発、実機の研究、ソースコードの公開、検証などを行います。
利用者の方は別スレで。しかし、少しでも情報をお持ちの方は大歓迎です。
よろしくお願いします。

[2 名前は開発中のものです。 2016/06/06(月) 01:40:03.41 ID:9lM7+z13]

ぐっじょぶ！

[3 名前は開発中のものです。 2016/06/06(月) 01:41:11.77 ID:wSh47Ect]

まずは自分は実機環境を作り、MsDRV4のMML2MSのバグを取ります。
その後、ＦＤＣの研究に入ります。よろしくお願いします。

[4 名前は開発中のものです。 2016/06/06(月) 01:44:43.12 ID:wSh47Ect]

Turbo Asembler4.0J(98,DOS/V両用)3.5インチ４枚と
Turbo Asembler5.0J(98,DOS/V両用)3.5インチ４枚を発見して、中身生きてたから、ほしい人、ゆうパック着払いでよければあげます。
BorlandC++Suiteならもってるけど、３年間限定で貸し出します。
自分のＨＰでメアドさらしてるので、相談してください。

[5 名前は開発中のものです。 2016/06/06(月) 01:47:57.10 ID:9lM7+z13]

早速MsDRV4について、１つ質問があります
VSYNCを使う場合には、A2オプションだけでよいって別スレで回答もらったけど
このオプションだけでCRTC割込ハンドラを設定するという理解でＯＫ？（それ以外の条件あったりしますか？）
もし、ＯＫなのであればnp2でハンドラ設定されなかったYO
（なお、実機での動作確認はしていない）

[6 名前は開発中のものです。 2016/06/06(月) 01:53:46.21 ID:wSh47Ect]

実機を１台手に入れたのとmsdos6.2を手に入れて、Ra333のＨＤＤを注文したので、
とりあえず、実機で再度vsyncかける部分をoffにして実行してみます。ＥＰＳＯＮ機の方も協力よろしくお願いします。
まずは、mml2msのバグfixとVSYNC周りのチェックを実機でして、FDC関連を洗い出します。

[7 名前は開発中のものです。 2016/06/06(月) 02:00:54.60 ID:9lM7+z13]

…「実機で確認する」という回答をもらったという理解でＯＫ…？

[8 名前は開発中のものです。 2016/06/06(月) 02:11:34.53 ID:wSh47Ect]

言葉が足りずに申し訳ございません。その認識でＯＫです。

[9 名前は開発中のものです。 2016/06/06(月) 02:12:41.38 ID:9lM7+z13]

返信ありがとうございます。了解でーす

[10 名前は開発中のものです。 2016/06/06(月) 02:15:33.40 ID:9lM7+z13]

どなたかHyPER-FRAME+の入出力ポート情報を教えて下さーい
ってかハードオフとかで中古で手に入れろって突っ込みありそうなんだけど、掘り出すことができていないです

[11 名前は開発中のものです。 2016/06/06(月) 02:21:39.22 ID:0A67//Cr]

>10
とりあえず手元にHyPER-FRAME+のユーザーズ マニュアルあるんで
関連する部分だけ大雑把に書き出してどっかにアップしま

[12 10 2016/06/06(月) 02:24:15.78 ID:9lM7+z13]

>>11
マジっすか！！Σ(ﾟ∀ﾟﾉ)ﾉｷｬｰ
有り難いっす（南無南無）

[13 名前は開発中のものです。 2016/06/06(月) 02:29:35.96 ID:wSh47Ect]

出来ましたら、スレに保存したいので、長文でもいいのでここに書き込みをお願いできますか？

[14 10 2016/06/06(月) 02:35:40.67 ID:9lM7+z13]

別件ですが、GA-1024Aに関わった人が現れると良いですね
（製造元もしくはZF-16を使ったアプリを開発していた人）

[15 名前は開発中のものです。 2016/06/06(月) 02:52:56.95 ID:0A67//Cr]

>>13とのことなので、貼り付けてみます。

HyPER-FRAME+ ユーザーズ マニュアル P.19〜P.20より

■アクセスと表示の制御
ポート　ビット　コントロール内容
D0　　　b0　　　バンク方式とＩ／Ｏ方式の選択。「０」にするとバンク方式。
　　　　　　　　この時、メモリはＥＣｈのBNK２、BNK１でＲ、Ｇ、Ｂが選択さ
　　　　　　　　れ、BNK０で128ｋバイトづつ選択される。
　　　　　　　　「１」にするとＩ／Ｏ方式となり、アドレスはＸ、Ｙ座標とＲ
　　　　　　　　ＧＢデータで指定する。
D0　　　b1　　　ライトマスクのＯＮ／ＯＦＦ。「１」にするとD1のb0〜b7で
　　　　　　　　選択されたビットにのみ書き込み可能。D1のb0〜b7は各メモリ
　　　　　　　　のb0〜b7に対応する。
D0　　　b2　　　Ｒ、Ｇ、Ｂの同時書き込み。「１」にするとＲ、Ｇ、Ｂの
　　　　　　　　各メモリにデータを書き込む。
D0　　　b3　　　バンクの自動インクリメント。このビットを「１」にすると
　　　　　　　　バンク切り替え時のバンクがリード、又はライト毎に
　　　　　　　　Ｒ→Ｇ→Ｂ→Ｒ　と循環する。バンクのインクリメントは
　　　　　　　　アクセスの後に実行される。
D0　　　b4　　　フレームバッファと本体側表示の切り替え。b6が「０」の時の
　　　　　　　　み有効、「０」にすると本体画面のみを表示、「１」にすると
　　　　　　　　フルカラー画面を表示。インポーズのビットを「１」にすると
　　　　　　　　このビットの値にかかわらず、インポーズの状態になる。
D0　　　b5　　　インポーズのＯＮ／ＯＦＦ。このビットを「１」にすると
　　　　　　　　本体側の画面をＨｙＰＥＲ−ＦＲＡＭＥ＋にインポーズ。
D0　　　b6　　　レジスタのＯＮ／ＯＦＦ。このビットが「０」の時レジスタの
　　　　　　　　値は電源立ち上げ時と同じ状態、フレームバッファの動作はポ
　　　　　　　　ートのみで制御される。「１」にするとレジスタの使用可能。
D0　　　b7　　　ソフトリセット。このビットが「０」の時ＨｙＰＥＲ−ＦＲＡＭ
　　　　　　　　Ｅ＋は、768KbyteのＲＡＭボードとして動作する。

[16 名前は開発中のものです。 2016/06/06(月) 02:54:03.18 ID:0A67//Cr]

続き

D1　　　b0〜b7　D0のb1のWRMSKをＯＮにした時に書き込みマスクの選択を行う。
　　　　　　　　「１」の時、書き込みが可能で「０」の時は書き込まない。
D2　　　b7　　　フレームバッファのＶ同期。リードのみのポートでＶ同期に
　　　　　　　　よってトグルされるデータが読める。
D3　　　b7　　　表示を本体側のアナログ16色モードに強制的に切り替えるビッ
　　　　　　　　ト。「１」のとき本体側。「０」のとき解除。

　　　　　　　　　　　　　　　　−19−

■Ｉ／Ｏアクセスのリードライト
ポート　ビット　コントロール内容
D4　　　b0〜b7, I/Oアクセス方式のＸ座標。ライトのみ
D5　　　b0,b1
D6　　　b0〜b7, I/Oアクセス方式のＹ座標。ライトのみ
D7　　　b0
D8　　　b0〜b7　I/Oアクセス方式のＲデータ。
DA　　　b0〜b7　I/Oアクセス方式のＧデータ。
DC　　　b0〜b7　I/Oアクセス方式のＢデータ。

■ボードのアクティブとバンク切り替え
ポート　ビット　コントロール内容
EC　　　b0〜b7　バンク切り替え方式時のバンク選択。
　　　　　　　　ディップスイッチとb4〜b7の値が一致するフレームバッファが
　　　　　　　　リード、ライト可能。b3は必ず「０」にする。b0〜b3がバンク
　　　　　　　　選択。b1、b2がＲＧＢの選択。
EE　　　b3〜b7　I/Oポートのイネーブル。I/Oアクセス及びポートアクセスの先
　　　　　　　　頭バンク番号を書き込む。つまり、ディップスイッチとb4〜b7
　　　　　　　　の値が一致する時リード、ライト可能。b3は必ず「０」にする。

　　　　　　　　　　　　　　　　−20−

[17 名前は開発中のものです。 2016/06/06(月) 02:58:33.87 ID:0A67//Cr]

情報不足気味でしたらまた抜粋しますー