ウダウダと言われなかったら追加実験する事も無かったから
ある意味ウダウダと文句をつけてきた奴等には感謝するわｗ

で、せっかく自分の事擁護してくれる人が居るので写真を公開。
グリッド代わりの16進数を書いているのでわかりやすいと思う。
https://i.imgur.com/65A5nOm.jpg

何を変えたのか・・・MDは画面表示中にVDPレジスタを変えた場合、
H_INTから46クロック以内だとそのラインで書き換え内容が有効になる。
それを過ぎると次のH_INTで有効となる。

今までは46クロック以内に収めるように最適化していたんだけど、
それだとH_BLANK内で書き換える為に途中から信号が変わるようになってしまう。

そこで、わざと46クロックから外れるようにして次のライン開始と同時に書き換えるようにしたら乱れるラインが減った。
これならPCE版龍虎のように切り替えるラインを黒くすればズレも分からず実用に耐えうることができるだろう。

ちなみに写真は実機&テラモニター